Technologijos

RISC‑V architektūros iškilimas ir atvirų lustų revoliucija

Kaip atviro standarto RISC‑V architektūra keičia lustų kūrimo taisykles: nuo mikrokontrolerių ir edge įrenginių iki duomenų centrų ir nacionalinių technologinių strategijų.
2026 19 birželio

RISC‑V architektūros iškilimas ir atviro standarto lustų revoliucija

Per pastaruosius kelerius metus RISC‑V iš nišinio akademinio projekto tapo viena karščiausių temų puslaidininkių pasaulyje. Atvira instrukcijų rinkinio architektūra (ISA) keičia žaidimo taisykles: nuo mikrokontrolerių ir išmaniųjų jutiklių iki duomenų centrų ir nacionalinių technologinių strategijų.

Kas yra RISC‑V ir kuo jis skiriasi nuo ARM bei x86?

RISC‑V yra atvira, modulinė RISC tipo instrukcijų rinkinio architektūra, sukurta Kalifornijos universitete Berklyje ir nuo 2015 m. valdoma nepriklausomos organizacijos „RISC‑V International“.

Pagrindiniai skirtumai nuo tradicinių architektūrų:

  • Atviras standartas – ISA specifikacija yra laisvai prieinama, ją galima naudoti be licencinių mokesčių.
  • Modulinė struktūra – mažas bazinis rinkinys ir aiškiai apibrėžti plėtiniai (integer, FPU, vektoriai, sauga ir kt.).
  • Lankstumas – galima kurti labai mažus mikrokontrolerius arba galingus serverinius lustus pagal tuos pačius pagrindinius principus.
  • Nėra vieno tiekėjo – skirtingai nei ARM ar x86, nėra dominuojančios licencijų valdytojos, kuri galėtų užsukti „kranelį“.

Trumpai: RISC‑V yra ne konkretus lustas, o laisvas kalbos standartas procesoriams, kurį bet kas gali įgyvendinti savo siliciuje.

Kodėl RISC‑V išpopuliarėjo būtent dabar?

RISC‑V idėjos nėra naujos, tačiau keli pastarųjų metų veiksniai pagreitino jo iškilimą:

  • Puslaidininkių krizė ir tiekimo grandinių sutrikimai paskatino ieškoti didesnio savarankiškumo.
  • Geopolitinė įtampa (JAV–Kinija, eksporto kontrolė) parodė, kad priklausomybė nuo uždaro IP yra rizikinga.
  • Augantys licencijų kaštai ARM ir kitoms uždaroms architektūroms spaudžia gamintojų maržas.
  • Atviro kodo branda – Linux, LLVM, GCC, „Zephyr“, „FreeRTOS“ ir kiti projektai jau turi visavertę RISC‑V paramą.

2023–2024 m. RISC‑V ekosistema pasiekė kritinę masę: atsirado dešimtys komercinių branduolių, atviro kodo projektų ir realių produktų – nuo išmanių laikrodžių iki AI spartintuvų.

Atviro standarto lustų revoliucija

RISC‑V dažnai vadinamas „atviro kodo aparatine įranga“, nors techniškai atvira yra ne visa aparatinė dalis, o ISA standartas. Tačiau efektas rinkai labai panašus į tai, ką Linux ir atviras programinis kodas padarė serveriams ir debesijai.

Licencijų nebuvimas: mažesnė kaina ir daugiau žaidėjų

Tradiciniame modelyje lustų gamintojai moka licencijas ARM ar kitoms IP kompanijoms. RISC‑V panaikina šį sluoksnį:

  • mažesnės SoC kūrimo sąnaudos startuoliams ir mažoms įmonėms;
  • didesnė konkurencija, nes į rinką gali ateiti daugiau žaidėjų;
  • galimybė šalims ir korporacijoms kurti savo nacionalinius ar vidinius procesorius be trečiųjų šalių leidimo.

Moduliškumas: ISA kaip LEGO rinkinys

RISC‑V ISA suskaidyta į bazinį rinkinį ir plėtinius (pvz., M – daugyba/dalyba, A – atomikos operacijos, F/D – slankaus kablelio operacijos, V – vektorinės instrukcijos, C – suspaustas kodas).

Praktinė nauda:

  • mikrokontroleriams galima naudoti tik minimalų rinkinį ir sutaupyti tranzistorių bei energijos;
  • AI ir HPC lustams – įjungti galingus vektorinius ir matricos plėtinius;
  • specializuotiems SoC – pridėti nuosavas instrukcijas, išlaikant suderinamumą su bazine ekosistema.

Atviras IP ir bendruomenė

RISC‑V ekosistemoje gimsta daug atviro kodo branduolių ir SoC projektų:

  • Rocket, BOOM (Berkley), PicoRV32, VexRiscv, OpenTitan (saugus lustas, kurį remia ir „Google“);
  • atviri projektai FPGA plokštėms, kurie leidžia eksperimentuoti be brangių licencijų;
  • aktyvi akademinė bendruomenė, kuri dalijasi dizainais ir tyrimų rezultatais.

Tai spartina inovacijas: naujos idėjos gali būti išbandytos, peržiūrėtos ir patobulintos globalios bendruomenės, o ne tik vienos korporacijos laboratorijoje.

Kur šiandien naudojamas RISC‑V?

RISC‑V jau nebėra tik laboratorijų žaislas – jis keliauja į realius produktus.

Embedded ir IoT įrenginiai

Čia RISC‑V augimas yra greičiausias:

  • mikrokontroleriai jutikliams, pramoniniams valdikliams, išmaniajai namų įrangai;
  • ultražemo energijos suvartojimo lustai, skirti baterijomis maitinamiems įrenginiams;
  • RISC‑V branduoliai kaip valdymo koprocesoriai kituose SoC.

Daugelis MCU gamintojų jau siūlo RISC‑V linijas šalia ARM, o nauji startuoliai iškart renkasi atvirą architektūrą, kad išvengtų licencinių apribojimų.

Vartotojų elektronika ir mobilieji įrenginiai

Kol kas RISC‑V dar nedominuoja išmaniuosiuose telefonuose, tačiau:

  • atsiranda RISC‑V pagrindu veikiančių išmaniųjų laikrodžių, ausinių, TV priedėlių;
  • kai kurie gamintojai naudoja RISC‑V kaip pagalbinius branduolius energijos valdymui, saugai, ryšio moduliais;
  • aktyviai kuriami RISC‑V mobilieji SoC su 5G ir AI spartinimu, kurie taikosi į vidutinės klasės telefonus ir planšetes.

Duomenų centrai, AI ir aukštos spartos skaičiavimai

RISC‑V dar tik skinasi kelią į serverių rinką, tačiau čia slypi didelis potencialas:

  • vektoriniai ir matricos plėtiniai leidžia kurti AI ir ML spartintuvus su atvira ISA;
  • HPC sistemoms patrauklu turėti skaidrią, pritaikomą architektūrą be uždarų „juodųjų dėžių“;
  • debesijos tiekėjai eksperimentuoja su vidiniais RISC‑V valdikliais saugai, tinklui ir saugojimui.

Kelios kompanijos jau kuria RISC‑V pagrindu veikiančius serverių prototipus, o Linux ir konteinerių ekosistema sparčiai prisitaiko prie naujos architektūros.

Geopolitika ir technologinė nepriklausomybė

RISC‑V tapo ir geopolitiniu įrankiu. Atvira architektūra leidžia šalims mažinti priklausomybę nuo licencijuojamų, politiškai jautrių technologijų.

Valstybių strategijos

Skirtingos šalys mato RISC‑V kaip būdą:

  • kurti nacionalinius procesorius gynybai, viešajam sektoriui, kritinei infrastruktūrai;
  • vystyti vietinę puslaidininkių pramonę be užsienio IP licencijų;
  • sumažinti sankcijų ir eksporto kontrolės poveikį.

ES, JAV ir Azijos šalys remia RISC‑V tyrimų ir inovacijų projektus, matydamos jį kaip strateginę alternatyvą uždaroms architektūroms.

Reguliavimo diskusijos

Kartu atsiranda diskusijų, ar ir kaip reikėtų reguliuoti atvirą ISA eksporto kontrolę. Kadangi RISC‑V yra standartas, o ne konkretus produktas, jį „uždrausti“ yra sudėtinga – tai primena bandymą riboti atviro kodo programinę įrangą.

Rezultatas: RISC‑V tampa globalia viešąja gėrybe, kurios plėtra priklauso nuo tarptautinio bendradarbiavimo, o ne vienos šalies ar korporacijos sprendimų.

RISC‑V ekosistema: įrankiai, OS ir programinė įranga

Architektūra be ekosistemos – tik akademinis pratimas. RISC‑V atveju ekosistema jau matomai subrendo.

Kompiliatoriai ir įrankių grandinė

  • GCC ir LLVM/Clang turi pilnavertę RISC‑V paramą;
  • debuggeriai (GDB), profiliavimo ir analizės įrankiai veikia su RISC‑V targetais;
  • FPGA ir EDA įrankiai siūlo paruoštus RISC‑V IP blokus ir šablonus.

Operacinės sistemos

  • Linux branduolys palaiko RISC‑V tiek embedded, tiek serverių profiliams;
  • FreeBSD, OpenBSD ir kitos UNIX sistemos taip pat turi portus;
  • RTOS – Zephyr, FreeRTOS, RT-Thread ir kt. aktyviai palaiko RISC‑V mikrokontrolerius;
  • hobių ir edukacinės OS, skirtos mokymuisi ir tyrimams.

Programavimo kalbos ir bibliotekos

Populiarios kalbos, tokios kaip C/C++, Rust, Go, Python (per interpretuotojus) jau veikia RISC‑V aplinkoje. Tai reiškia, kad kūrėjai gali perkelti esamą kodą su minimaliais pakeitimais, ypač jei jis neaprašo žemo lygio, architektūrai specifinių detalių.

Privalumai kūrėjams ir įmonėms

RISC‑V patrauklumas nėra vien teorinis – jis duoda apčiuopiamą naudą.

Ekonomika ir inovacijos

  • Mažesni įėjimo barjerai – startuoliai gali kurti savo lustus be brangių licencijų.
  • Greitesnė iteracija – atviri IP blokai ir bendruomenės pagalba trumpina kūrimo ciklus.
  • Specializacija – galima kurti labai nišinius, konkrečiai užduočiai optimizuotus procesorius.

Techninis lankstumas

  • galimybė pridėti savo instrukcijas (custom extensions) ir jas naudoti kartu su standartiniu kodu;
  • galimybė derinti kelių tipų branduolius viename SoC (mažos galios + didelio našumo);
  • paprastesnė verifikacija ir auditas, nes specifikacija atvira, o dalis IP – peržiūrima.

Saugumas ir pasitikėjimas

Atvira ISA palengvina aparatinės įrangos auditą. Projektai, kaip „OpenTitan“, rodo, kad įmanoma kurti atvirus, kriptografiškai patikimus valdiklius, kuriuos gali tikrinti nepriklausomi ekspertai.

Iššūkiai ir rizikos

RISC‑V revoliucija nėra be problemų. Yra keletas rimtų iššūkių, kuriuos ekosistema turi įveikti.

Fragmentacija

Moduliškumas gali virsti fragmentacija, jei:

  • skirtingi gamintojai pasirinks skirtingus plėtinių rinkinius;
  • bus per daug nesuderinamų custom instrukcijų;
  • trūks aiškių profilių (pvz., „minimalus serverio profilis“, „mobilus profilis“).

RISC‑V International dirba ties oficialiais profilių standartais, kad programinei įrangai būtų lengviau taikytis prie konkrečių platformų.

Brandumas ir našumo konkurencija

ARM ir x86 turi dešimtmečių patirtį optimizuojant našumą, energijos efektyvumą ir branduolių mikroarchitektūrą. RISC‑V:

  • dar tik vejasi aukščiausio lygio našumo segmentą;
  • reikalauja didelių investicijų į dizainą, verifikaciją ir gamybą;
  • priverstas spręsti suderinamumo su senesne programine įranga klausimus.

Vis dėlto vidutinės ir žemesnės galios segmentuose RISC‑V jau dabar konkuruoja labai rimtai.

Komercinis palaikymas ir ilgalaikė atsakomybė

Įmonėms svarbu ne tik technologija, bet ir:

  • kas suteiks ilgalaikį palaikymą (10+ metų embedded rinkoje);
  • kas prisiims atsakomybę už saugumo pataisas ir sertifikavimą;
  • kokie bus licencijavimo modeliai aplink konkrečius IP branduolius, net jei ISA ir atvira.

Čia atsiranda komerciniai RISC‑V IP tiekėjai ir konsorciumai, kurie siūlo profesionalų palaikymą virš atviro standarto.

RISC‑V ateitis: ko tikėtis per artimiausius 5–10 metų?

Žvelgiant į dabartines tendencijas, galima tikėtis kelių aiškių krypčių.

Masinė plėtra embedded ir edge rinkose

RISC‑V greičiausiai taps numatytuoju pasirinkimu daugeliui naujų mikrokontrolerių ir edge įrenginių, ypač ten, kur svarbi kaina ir energijos efektyvumas.

Stipresnis įsitvirtinimas duomenų centruose

Serverių ir AI segmente RISC‑V dalis augs lėčiau, bet nuosekliai. Tikėtina:

  • specializuoti AI/ML spartintuvai su RISC‑V ISA;
  • vidiniai debesijos tiekėjų lustai saugai, tinklui, telemetrijai;
  • HPC projektai, kuriems svarbus atvirumas ir ilgaamžiškumas.

Standartizacijos ir sertifikavimo brandos

Artimiausiais metais daug dėmesio bus skiriama:

  • oficialiems RISC‑V profiliams skirtingoms rinkoms;
  • saugumo ir funkcionalumo sertifikavimui (automotive, avionika, pramonė);
  • ekosistemos testavimo rinkiniams, užtikrinantiems suderinamumą.

Visa tai padės RISC‑V architektūrai pereiti iš „įdomios alternatyvos“ į patikimą pramoninį standartą.

Išvados: kodėl RISC‑V svarbus jau šiandien

RISC‑V architektūros iškilimas žymi lūžio tašką lustų rinkoje. Atviras standartas:

  • sumažina priklausomybę nuo vieno tiekėjo ir licencinių mokesčių;
  • skatina inovacijas ir nišinių, labai specializuotų lustų kūrimą;
  • leidžia šalims ir įmonėms kurti savo aparatinės įrangos strategijas be uždarų IP grandinių;
  • atveria kelią skaidresnei, audituojamai ir saugesnei aparatinei įrangai.

Jei kuriate naują produktą, planuojate ilgalaikę technologinę strategiją ar tiesiog domitės puslaidininkių ateitimi, RISC‑V jau dabar yra tema, kurios ignoruoti nebeįmanoma.

DUK: dažniausiai užduodami klausimai apie RISC‑V

Ar RISC‑V reiškia, kad visi lustai bus visiškai atviri?

Ne. Atvira yra instrukcijų rinkinio architektūra (ISA), o ne visi konkretūs lustų dizainai. Gamintojai gali kurti tiek atvirus, tiek nuosavybinius (proprietary) branduolius, pagrįstus RISC‑V standartu. Tačiau atvira ISA palengvina atviro IP atsiradimą ir skatina didesnį skaidrumą.

Ar RISC‑V pakeis ARM ir x86 artimiausiu metu?

Per kelis artimiausius metus greičiausiai matysime koegzistavimą, o ne staigų pakeitimą. ARM ir x86 išliks stiprūs ten, kur jau turi gilią ekosistemą (mobilieji įrenginiai, serveriai), o RISC‑V agresyviai augs naujuose segmentuose ir embedded rinkoje. Ilgalaikėje perspektyvoje dalis rinkos natūraliai persiskirstys.

Kaip kūrėjui pradėti dirbti su RISC‑V?

Pradėti galima keliais būdais: įsidiegti RISC‑V toolchain (GCC arba LLVM) ir emuliatorių, naudoti pigias FPGA plokštes su RISC‑V branduoliu arba įsigyti paruoštą RISC‑V vystymo plokštę (dev board). Dauguma populiarių OS ir RTOS jau turi pavyzdinius projektus, todėl perėjimas nuo ARM ar x86 dažnai yra gana sklandus.