DI valdomi puslaidininkių projektavimo įrankiai ir „chiplet“ architektūros bumas

Puslaidininkių pramonė 2024–2025 m. išgyvena vieną didžiausių lūžių nuo pat integrinių grandynų atsiradimo. Lustai tampa pernelyg sudėtingi, gamyklos – pernelyg brangios, o rinkos spaudimas – milžiniškas. Du esminiai atsakymai į šiuos iššūkius: DI valdomi EDA įrankiai ir „chiplet“ architektūros bumas.

Šiame straipsnyje aiškiai ir praktiškai apžvelgsime, kaip dirbtinis intelektas keičia lustų projektavimą, kodėl visi kalba apie „chiplet“ dizainą ir ką tai reiškia Lietuvos technologijų ekosistemai, startuoliams ir inžinieriams.

Kas yra DI valdomi puslaidininkių projektavimo įrankiai?

Puslaidininkių projektavimui naudojami EDA (Electronic Design Automation) įrankiai jau seniai yra būtini. Tačiau tradiciniai metodai vis sunkiau spėja paskui nanometrinių technologijų, 3D pakavimo ir milijardų tranzistorių sudėtingumą.

Čia į sceną žengia DI valdomi EDA įrankiai – sistemos, kurios naudoja mašininį mokymąsi, giliuosius tinklus ir generatyvų DI, kad automatizuotų ir optimizuotų kiekvieną projekto etapą: nuo aukšto lygio architektūros iki fizinio išdėstymo (layout) ir verifikacijos.

Pagrindinės DI funkcijos EDA įrankiuose

• Automatinis išdėstymas ir sujungimas (place & route) – DI modeliai ieško optimalaus komponentų išdėstymo, kad sumažintų delsą, energijos sąnaudas ir laidų ilgį.
• Laiko analizės spartinimas – algoritmai prognozuoja laiko pažeidimus (timing violations) dar prieš pilną analizę, taip sutrumpindami iteracijų skaičių.
• Galios ir šilumos optimizavimas – DI modeliai numato karštuosius taškus (hotspots) ir siūlo topologijos ar maitinimo tinklo pakeitimus.
• Automatinis klaidų aptikimas – anomalijų detekcija verifikacijos ir testavimo duomenyse leidžia greičiau rasti retas, bet kritines klaidas.
• Generatyvus dizainas – eksperimentiniai įrankiai geba generuoti alternatyvias mikroarchitektūras pagal našumo ir energijos tikslus.

DI ir „chiplet“ architektūros: kodėl tai vyksta būtent dabar?

Dvi tendencijos susikerta vienu metu:

• Moore’o dėsnis lėtėja – tranzistorių tankio didinimas tampa vis brangesnis ir techniškai sudėtingesnis.
• Poreikis našumui auga – DI, debesija, 5G, automobilių elektronika reikalauja vis galingesnių ir efektyvesnių mikroschemų.

Rezultatas – pramonė pereina nuo „vieno milžiniško monolitinio lusto“ prie „chiplet“ architektūros, o DI tampa kritiniu įrankiu valdant šį sudėtingumą.

Kas yra „chiplet“ architektūra paprastais žodžiais?

„Chiplet“ architektūra – tai požiūris, kai procesorius ar sistema nebėra vienas didelis lustas. Vietoje to, ji susideda iš kelių mažesnių, specializuotų lustų – chipletų, kurie sujungiami ant bendro pagrindo (substrato) ar net 3D būdu.

Galima įsivaizduoti tai kaip LEGO konstrukciją:

• Vietoje vienos monolitinės detalės turime daug mažų blokelių.
• Galime rinktis skirtingus blokelius pagal poreikį – CPU, GPU, atminties valdiklį, DI spartintuvą ir t. t.
• Jei vienas blokelis pasensta, keičiamas tik jis, o ne visa konstrukcija.

Pagrindiniai „chiplet“ privalumai

• Mažesnė kaina – mažesni lustai turi geresnį derlių (yield), mažiau broko, todėl bendros gamybos sąnaudos mažėja.
• Lankstumas – galima derinti skirtingus gamybos technologijų mazgus (pavyzdžiui, 3 nm CPU ir 16 nm IO chipletą).
• Greitesnis kūrimas – pakartotinai naudojami jau patikrinti chipletai, nereikia iš naujo projektuoti visos sistemos.
• Modulinis dizainas – lengviau kurti produktų šeimas (skirtingas branduolių skaičius, skirtinga atminties konfigūracija).

Kaip DI padeda kurti ir integruoti „chiplet“ lustus?

„Chiplet“ dizainas išsprendžia dalį gamybos ir ekonomikos problemų, bet sukuria naują sudėtingumo lygį. Reikia suderinti tarpusavio sujungimus, signalo integralumą, sinchronizaciją, šilumos sklaidą ir maitinimą keliuose lygmenyse.

Čia DI tampa nebe „maloniu priedu“, o praktiškai būtinybe.

DI taikymas „chiplet“ integracijoje

• Pakavimo (package) optimizavimas – DI analizuoja tūkstančius galimų chipletų išdėstymo ir sujungimo variantų, kad rastų optimalų balansą tarp našumo, šilumos ir kainos.
• Signalo ir maitinimo tinklo modeliavimas – mašininis mokymasis padeda greičiau prognozuoti triukšmą, kryžminius trikdžius ir įtampos kritimus.
• 3D integracijos planavimas – vertikalus chipletų klojimas (3D IC) reikalauja itin sudėtingo šilumos ir laiko analizės; DI spartina šiuos skaičiavimus.
• Automatinis sąsajų derinimas – DI padeda optimizuoti chipletų tarpusavio sąsajas (pavyzdžiui, UCIe ar nuosavas jungtis) pagal konkrečią topologiją.

Standartizuotos sąsajos: UCIe ir atvirų ekosistemų atsiradimas

Kad „chiplet“ vizija veiktų rinkos mastu, reikia standartizuotų sąsajų. Vienas svarbiausių pastarųjų metų žingsnių – UCIe (Universal Chiplet Interconnect Express) standarto atsiradimas ir plėtra.

UCIe siekia tapti „PCIe analogu lustų viduje“, leidžiančiu skirtingų gamintojų chipletams bendrauti vieningu protokolu. Tai atveria kelią „chiplet rinkai“, kurioje:

• vienas gamintojas kuria CPU chipletus,
• kitas – DI spartintuvus,
• trečias – saugumo ar ryšio modulius,
• o sistemų kūrėjai viską surenka į vieną paketą pagal savo poreikius.

DI valdomi įrankiai čia gali automatizuoti konfigūravimą, tarpusavio suderinamumo tikrinimą ir integracijos verifikaciją, sumažindami įėjimo barjerą mažesnėms įmonėms ir startuoliams.

DI EDA įrankių ir „chiplet“ bumo poveikis rinkai

Greitesnis produktų išleidimas

DI leidžia sumažinti projekto iteracijų skaičių ir riziką. Tai reiškia, kad nauji procesoriai, DI spartintuvai ar ryšio lustai gali pasiekti rinką mėnesiais greičiau. „Chiplet“ dizainas dar labiau paspartina šį ciklą, nes daug komponentų pernaudojama.

Demokratizuotas lustų kūrimas

Tradicinis monolitinis dizainas reikalavo milžiniškų biudžetų ir komandų. DI EDA įrankiai ir „chiplet“ architektūra atveria kelią mažesnėms įmonėms:

• galima kurti nišinius chipletus (pavyzdžiui, specializuotus sensorių valdiklius ar kriptografinius modulius),
• naudoti atvirą aparatinę įrangą (RISC-V) kaip pagrindą ir pritaikyti ją per chipletus,
• remtis debesijos EDA paslaugomis, kur DI funkcijos teikiamos kaip SaaS.

Kova dėl talentų ir nauji įgūdžiai

DI ir „chiplet“ bumas keičia ir inžinierių profilį. Paklausiausi tampa specialistai, kurie:

• supranta ir puslaidininkių fiziką, ir mašininį mokymąsi,
• gali dirbti su aukšto lygio sistemine architektūra ir fiziniu dizainu,
• moka naudotis DI paremtomis EDA platformomis ir kurti joms modelius.

Lietuvoje tai atveria nišą universitetams ir mokymų centrams kurti tarpdisciplinines programas, jungiančias elektronikos inžineriją, informatiką ir DI.

Technologiniai iššūkiai: ne viskas taip paprasta

Nors DI valdomi įrankiai ir „chiplet“ architektūra atrodo kaip tobula ateitis, realybėje kyla nemažai iššūkių.

Modelių duomenys ir skaidrumas

DI EDA įrankiams reikia didžiulių kiekių projektų duomenų. Tačiau:

• lustų dizainas – itin konfidenciali sritis,
• duomenų dalijimasis tarp įmonių ribotas,
• modelių skaidrumas (kodėl priimtas tam tikras sprendimas) svarbus sertifikavimui ir saugumui.

Todėl vis dažniau kalbama apie federuotą mokymąsi, privataus DI platformas ir aiškinamąjį DI (XAI) EDA įrankiuose.

Verifikacijos sprogimas

Kuo labiau automatizuojame projektavimą, tuo daugiau dėmesio tenka verifikacijai. „Chiplet“ sistemose reikia tikrinti ne tik kiekvieną lustą atskirai, bet ir jų tarpusavio sąveiką įvairiais darbo scenarijais.

DI čia irgi padeda – generuoja testų rinkinius, analizuoja rezultatų aprėptį, randa „akląsias zonas“. Tačiau kol kas tai daugiau pagalbininkas, o ne pilnas sprendimo pakaitalas.

Tiekimo grandinių ir saugumo klausimai

„Chiplet“ pasaulyje viena sistema gali susidėti iš lustų, pagamintų skirtingose šalyse, skirtingų tiekėjų ir net skirtingų saugumo kultūrų. Tai kelia klausimus:

• kaip užtikrinti, kad chipletas neturi kenkėjiškų funkcijų (hardware trojan),
• kaip sertifikuoti ir audituoti trečiųjų šalių chipletus,
• kaip DI įrankiai gali padėti aptikti netipinius elgsenos modelius testavimo metu.

Ką tai reiškia Lietuvai ir regiono ekosistemai?

Nors Lietuva neturi savo didelių lygio foundry, ji tampa vis svarbesnė puslaidininkių dizaino, programinės įrangos ir testavimo grandinėje. DI EDA ir „chiplet“ bumas atveria kelias kryptis:

• EDA programinės įrangos kūrimas – startuoliai gali kurti nišinius DI modulius esamoms EDA platformoms.
• Verifikacijos ir testavimo paslaugos – regioniniai centrai gali specializuotis „chiplet“ sistemų testavime.
• Nišiniai chipletai – įmonės gali fokusuotis į siaurus, bet kritinius modulius (saugumas, ryšiai, IoT).
• Moksliniai tyrimai – universitetai gali tyrinėti DI taikymą 3D pakavimui, šilumos modeliavimo algoritmams ir kt.

Svarbiausia – laiku investuoti į tarpdisciplininius įgūdžius ir bendradarbiavimą tarp elektronikos, informatikos ir DI bendruomenių.

Kaip pasiruošti DI ir „chiplet“ ateičiai?

Jei dirbate ar planuojate dirbti su puslaidininkiais, DI ar aukštos našos sistemomis, verta:

• sekti didžiųjų EDA tiekėjų (Cadence, Synopsys, Siemens EDA) DI naujienas ir mokymus,
• susipažinti su UCIe ir kitais chiplet jungčių standartais,
• gilinti žinias apie mašininį mokymąsi ir jo taikymą optimizavimo uždaviniams,
• domėtis RISC-V ir atvirų aparatinės įrangos projektų ekosistema,
• praktikuotis su atviromis EDA priemonėmis (pvz., OpenROAD, OpenLane), kurios vis dažniau įtraukia DI komponentus.

Išvados

DI valdomi puslaidininkių projektavimo įrankiai ir „chiplet“ architektūros bumas nėra trumpalaikė mada. Tai struktūrinis pokytis, kuris per artimiausią dešimtmetį nulems, kas dominuos lustų rinkoje.

DI padeda susidoroti su eksponentiškai augančiu dizaino sudėtingumu, o „chiplet“ architektūra suteikia ekonominį ir inžinerinį lankstumą. Kartu jie kuria moduliarią, atviresnę ir greičiau inovuojančią puslaidininkių ekosistemą, kurioje atsiranda vietos ir mažesniems žaidėjams, ir naujoms regioninėms iniciatyvoms.

DUK apie DI EDA įrankius ir „chiplet“ architektūrą

Ar DI pakeis lustų projektavimo inžinierius?

DI greičiau tampa galingu pagalbininku, o ne pilnu pakaitalu. Jis automatizuoja rutinines, daug iteracijų reikalaujančias užduotis (place & route, analizės, optimizacijos), tačiau inžinieriai vis dar priima esminius architektūrinius sprendimus, nustato tikslus ir vertina kompromisus. Ilgainiui keisis inžinierių rolės – daugiau dėmesio sisteminei architektūrai, mažiau rankiniam derinimui.

Ar „chiplet“ lustai visada geresni už monolitinius?

Nebūtinai. „Chiplet“ architektūra puikiai tinka didelėms, sudėtingoms sistemoms, kur svarbus derlius, lankstumas ir moduliškumas. Tačiau mažiems, paprastiems ar itin jautriems vėlinimui (ultra-low latency) dizainams monolitinis lustas vis dar gali būti efektyvesnis. Sprendimas priklauso nuo produkto tikslų, apimties ir rinkos segmentų.

Ar mažos įmonės gali realiai įsitraukti į „chiplet“ ekosistemą?

Taip, ir būtent čia slypi vienas didžiausių „chiplet“ bumo privalumų. Vietoje visos SoC sistemos kūrimo, mažos įmonės gali specializuotis viename ar keliuose chipletuose, naudoti standartizuotas sąsajas (pvz., UCIe) ir DI paremtus EDA įrankius debesijoje. Tai sumažina įėjimo barjerą ir leidžia konkuruoti nišinėse srityse – nuo saugumo modulio iki specifinio DI spartintuvo.